• <nav id="0gggg"><cite id="0gggg"></cite></nav><tr id="0gggg"><blockquote id="0gggg"></blockquote></tr>
    • 
      
    • 日本一区二区三区东京热,av天堂午夜精品一区,中文乱码免费一区二区三区,午夜色无码大片在线观看免费 ,国内精品视频一区二区三区八戒,久热爱精品视频在线观看久爱,九九热这里,91午夜在线观看免费

      您好!歡迎光臨烜芯微科技品牌官網!

      深圳市烜芯微科技有限公司

      ShenZhen XuanXinWei Technoligy Co.,Ltd
      二極管、三極管、MOS管、橋堆

      全國服務熱線:18923864027

    • 熱門關鍵詞:
    • 橋堆
    • 場效應管
    • 三極管
    • 二極管
    • MOS管與簡單CMOS邏輯門電路原理圖解析
      • 發布時間:2020-10-21 18:09:49
      • 來源:
      • 閱讀次數:
      MOS管與簡單CMOS邏輯門電路原理圖解析
      A端為高電平時,P型MOS管截止,N型MOS管導通,輸出端C的電平與Vss保持一致,輸出低電平;①、A、B輸入均為低電平時,1、2管導通,3、4管截止,C端電壓與VDD一致,輸出高電平。了解MOS管及簡單CMOS邏輯門電路原理圖解析!現代單片機主要是采用CMOS工藝制成的。
      1、MOS管又分為兩種類型:N型MOS管和P型MOS管。如下圖所示:
      CMOS邏輯門電路
      N型MOS管和P型MOS管區別圖
      以N型MOS管為例,2端為控制端,稱為“柵極”;3端通常接地,稱為“源極”;源極電壓記作Vss,1端接正電壓,稱為“漏極”,漏極電壓記作VDD。要使1端與3端導通,柵極2上要加高電平。
      對P型MOS管,柵極、源極、漏極分別為5端、4端、6端。要使4端與6端導通,柵極5要加低電平。
      在CMOS工藝制成的邏輯器件或單片機中,N型MOS管與P型MOS管往往是成對出現的。同時出現的這兩個CMOS管,任何時候,只要一只導通,另一只則不導通(即“截止”或“關斷”),所以稱為“互補型CMOS管”。
      2、CMOS邏輯電平
      高速CMOS電路的電源電壓VDD通常為+5V;Vss接地,是0V。
      高電平視為邏輯“1”,電平值的范圍為:VDD的65%——VDD(或者VDD-1.5V——VDD)
      低電平視作邏輯“0”,要求不超過VDD的35%或0——1.5V。
      +1.5V——+3.5V應看作不確定電平。在硬件設計中要避免出現不確定電平。
      近年來,隨著亞微米技術的發展,單片機的電源呈下降趨勢。低電源電壓有助于降低功耗。VDD為3.3V的CMOS器件已大量使用。在便攜式應用中,VDD為2.7V,甚至1.8V的單片機也已經出現。將來電源電壓還會繼續下降,降到0.9V,但低于VDD的35%的電平視為邏輯“0”,高于VDD的65%的電平視為邏輯“1”的規律仍然是適用的。
      3、非門
      CMOS邏輯門電路
      非門工作原理圖
      非門工作原理:
      非門(反向器)是最簡單的門電路,由一對CMOS管組成。其工作原理如下:
      A端為高電平時,P型MOS管截止,N型MOS管導通,輸出端C的電平與Vss保持一致,輸出低電平;A端為低電平時,P型管導通,N型管截止,輸出端C的電平與VDD一致,輸出高電平。
      4、與非門
      CMOS邏輯門電路
      與非門工作原理圖
      與非門工作原理:
      ①、A、B輸入均為低電平時,1、2管導通,3、4管截止,C端電壓與VDD一致,輸出高電平。
      ②、A輸入高電平,B輸入低電平時,1、3管導通,2、4管截止,C端電位與1管的漏極保持一致,輸出高電平。
      ③、A輸入低電平,B輸入高電平時,情況與②類似,亦輸出高電平。
      ④、A、B輸入均為高電平時,1、2管截止,3、4管導通,C端電壓與地一致,輸出低電平。
      5、或非門
      CMOS邏輯門電路
      或非門工作原理圖
      或非門工作原理:
      ①、A、B輸入均為低電平時,1、2管導通,3、4管截止,C端電壓與VDD一致,輸出高電平。
      ②、A輸入高電平,B輸入低電平時,1、4管導通,2、3管截止,C端輸出低電平。
      ③、A輸入低電平,B輸入高電平時,情況與②類似,亦輸出低電平。
      ④、A、B輸入均為高電平時,1、2管截止,3、4管導通,C端電壓與地一致,輸出低電平。
      注:
      將上述“與非”門、“或非”門邏輯符號的輸出端的小圓圈去掉,就成了“與”門、“或”門的邏輯符號。而實現“與”、“或”功能的電路圖則必須在輸出端加上一個反向器,即加上一對CMOS管,因此,“與”門實際上比“與非”門復雜,延遲時間也長些,這一點在電路設計中要注意。
      6、三態門
      CMOS邏輯門電路
      三態門的工作原理圖
      三態門的工作原理:
      當控制端C為“1”時,N型MOS管3導通,同時,C端電平通過反向器后成為低電平,使P型管4導通,輸入端A的電平狀況可以通過3、4管到達輸出端B。
      當控制端C為“0”時,3、4管都截止,輸入端A的電平狀況無法到達輸出端B,輸出端B呈現高電阻的狀態,稱為“高阻態”。
      這個器件也稱作“帶控制端的傳輸門”。帶有一定驅動能力的三態門也稱作“緩沖器”,邏輯符號是一樣的。
      注:
      從CMOS等效電路或者真值表、邏輯表達式上都可以看出,把“0”和“1”換個位置,“與非”門就變成了“或非”門。對于“1”有效的信號是“與非”關系,對于“0”有效的信號是“或非”關系。
      上述圖中畫的邏輯器件符號均是正邏輯下的輸入、輸出關系,即對“1”(高電平)有效而言。而單片機中的多數控制信號是按照負有效(低電平有效)定義的。例如片選信號CS(Chip Select),指該信號為“0”時具有字符標明的意義,即該信號為“0”表示該芯片被選中。因此,“或非”門的邏輯符號也可以畫成下圖。
      CMOS邏輯門電路
      或非門邏輯符號圖
      7、組合邏輯電路
      “與非”門、“或非”門等邏輯電路的不同組合可以得到各種組合邏輯電路,如譯碼器、解碼器、多路開關等。
      組合邏輯電路的實現可以使用現成的集成電路,也可以使用可編程邏輯器件,如PAL、GAL等實現。
      烜芯微專業制造二極管,三極管,MOS管,橋堆等20年,工廠直銷省20%,4000家電路電器生產企業選用,專業的工程師幫您穩定好每一批產品,如果您有遇到什么需要幫助解決的,可以點擊右邊的工程師,或者點擊銷售經理給您精準的報價以及產品介紹
      相關閱讀
      主站蜘蛛池模板: 97婷婷狠狠成为人免费视频| 国产 在线视频无码| 天天碰天天爽天天噜| 久久福利影院| 亚洲精品日本中文字幕| 国产精品午夜福利视频| 欧美三级不卡在线播放| 最近中文字幕国产精选| 亚洲精品天堂在线观看| 波多野结衣av在线观看| 桂阳县| 久久免费网站91色网站| 日韩精品国产自在欧美| 尤物在线| 亚洲国产成人Av毛片大全| 亚洲黄色性生活一级片| 英山县| 亚洲国产AV无码综合原创 | 亚洲综合伊人久久影院| 亚洲综合日韩av在线| 九九热免费在线视频| 亚洲中文字幕无码mv| 亚洲黄片手机免费观看| 91超碰在线观看免费| 在线va亚洲va天堂中文字幕| 免费无码av片在线观看潮喷| 久久99精品中文字幕| 欧美日韩国内精品麻豆91| 欧美久久久久久精选大尺度| 一本久道久久综合五月丁香 | 亚洲精品国产福利片| 欧美yw精品日本国产精品| 男人视频一区二区三区| 午夜欧美日韩在线视频播放| 久久久久香蕉国产线看观看伊| 综艺| 在线综合亚洲欧美网站| 和林格尔县| 色综合久久精品中文字幕首页 | 国产麻豆91网在线看| 人人肏屄|